Laboratorio de Electrónica Digital
Primer Parcial

Cristian M. Jimenez
2024-0712

1. **Información específica de la practica**
   Descripción:

En esta práctica se desarrollará un circuito combinacional que cumpla con las especificaciones indicadas más adelante. Para el diseño se aplicarán las herramientas de sistemas digitales vistas hasta ahora, como la tabla de verdad, álgebra booleana, mapas de Karnaugh, términos max-term o min-term y el diagrama de tiempo. Este último permitirá prever el comportamiento esperado en la salida del circuito antes de implementarlo. Cada proyecto será diferente, ya que estará basado en la matrícula y datos personales de cada estudiante. Debido a que es una actividad evaluativa, se espera que tanto el diseño como su montaje físico cumplan con los requisitos establecidos y funcionen correctamente.

2. **Objetivos de Aprendizaje:**

1. Crear un circuito combinacional que cumpla estrictamente con las especificaciones técnicas dadas.


2.Emplear metodologías de diseño digital especializadas para sistemas de lógica combinacional.
3.Desarrollar el diseño utilizando Verilog como lenguaje de descripción de hardware (HDL).
4.Seleccionar la tecnología de implementación, ya sea mediante lógica discreta (compuertas) o dispositivos programables (FPGA).
5.Validar el comportamiento del sistema mediante herramientas de simulación de software.
6.Generar y analizar cronogramas (diagramas de tiempo) para verificar la sincronía y el funcionamiento lógico.


7.Ejecutar el montaje físico y la puesta en marcha del diseño en hardware real (FPGA o compuertas).

Diseño a realizar: Se necesita diseñar un decodificador que sea capaz de mostrar en un display a 7 segmentos (ánodo o cátodo común) las iniciales de sus nombres y sus dos apellidos, el día, mes y año de su cumpleaños. Si algún número se repite, deberá tomar alguno de los últimos cuatro dígitos de su matrícula. Tomando en cuenta que solo el año de nacimiento puede repetirse máximo dos veces. La información deberá presentarse en el mismo orden (OJHC2301974); en total se utilizarán once combinaciones. Utilizar un contador para automatizarlo y, de igual forma se debe observar en un conjunto de leds el número binario equivalente de 4 bits. La implementación debe ser usando HDL y el FPGA (Use descripción estructural)

En esta ocasión elaboré mi tabla considerando los dos displays y utilicé en el decodificador (SP1809042367). Para cumplir con los requisitos, decidí usar los últimos cuatro dígitos de una matrícula; sin embargo, elegí una combinación distinta a la de mi matrícula oficial porque coincidía con el mandato y este exige que no se repitan caracteres.






A
B
C
D
Out1_a
Out1_b
Out1_c
Out1_d
Out1_e
Out1_f
Out1_g
Out2_a
Out2_b
Out2_c
Out2_d
Out2_e
Out2_f
Out2_g

```
module obedlover (
input In_A, In_B, In_C, In_D,
output
Out1_a, Out1_b, Out1_c, Out1_d, Out1_e, Out1_f, Out1_g,
Out2_a, Out2_b, Out2_c, Out2_d, Out2_e, Out2_f, Out2_g
);

wire
nA, nB, nC, nD;

wire
k1, k10, k2, k3, k4, k5, k6, k7, k8, k9;


GATEand1__mm GATEand1__mm (
.CnA(nA), .CnB(nB), .CnC(nC), .CIn_D(In_D), .CIn_C(In_C), .CnD(nD), .CIn_B(In_B), .Ck1(k1), .Ck2(k2), .Ck3(k3), .Ck4(k4)
);

GATEand2__mm GATEand2__mm (
.CnA(nA), .CIn_B(In_B), .CnC(nC), .CIn_D(In_D), .CIn_C(In_C), .CnD(nD), .CIn_A(In_A), .CnB(nB), .Ck5(k5), .Ck6(k6), .Ck7(k7), .Ck8(k8)
);

GATEand3__mm GATEand3__mm (
.CIn_A(In_A), .CnB(nB), .CnC(nC), .CIn_D(In_D), .CIn_C(In_C), .CnD(nD), .Ck9(k9), .Ck10(k10)
);

GATEor1__mm GATEor1__mm (
.Ck1(k1), .Ck2(k2), .Ck5(k5), .Ck6(k6), .Ck8(k8), .Ck9(k9), .Ck10(k10), .Ck3(k3), .Ck4(k4), .Ck7(k7), .COut1_a(Out1_a), .COut1_b(Out1_b), .COut1_c(Out1_c), .CO
);

GATEor2__mm GATEor2__mm (
.Ck1(k1), .Ck2(k2), .Ck3(k3), .Ck8(k8), .Ck9(k9), .Ck10(k10), .Ck5(k5), .Ck7(k7), .Ck4(k4), .COut1_e(Out1_e), .COut1_f(Out1_f), .COut1_g(Out1_g), .COut2_a(Out2
);
```